# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-265992

(43)Date of publication of application: 28.09.1999

(51)Int.Cl.

H01L 27/108 H01L 21/8242 H01L 21/28

(21)Application number: 11-010404

(71)Applicant: SIEMENS AG

INTERNATL BUSINESS MACH

CORP <IBM>

(22)Date of filing:

19.01.1999

(72)Inventor: ILG MATTHIAS

FALTERMEIER JONATHAN

SRINIVASAN RADHIKA

(30)Priority

Priority number: 98 10081

Priority date: 21.01.1998


Priority country: US

# (54) FORMING METHOD OF DYNAMIC RANDOM ACCESS MEMORY

(57)Abstract:

PROBLEM TO BE SOLVED: To form a sure gate conductor which is lessened in thickness and sheet resistance, by a method wherein a metal silicide layer doped with dopant in situ is deposited on a doped polysilicon layer.

SOLUTION: A thin gate oxide layer 220 is formed on the surface of a substrate 201, a polysilicon layer 230 is deposited thereon through a chemical deposition method. Typically, the polysilicon layer 330 contains dopant so as to be lessened in resistivity. Then, a metal silicide layer 240 is deposited on the polysilicon layer 230. The silicide layer 240 which is doped so as to be used as a dopant source is provided, whereby a polysilicon layer can be formed being lower in dopant concentration than that which generates a metal—rich boundary surface. Therefore, a polysilicon layer of a gate stack is more enhanced in dopant concentration without being increased in thickness so as to avoid a metal—rich boundary surface, and the sure gate stack lessened in sheet resistance can be obtained.



### LEGAL STATUS

[Date of request for examination]

18.10.2005

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平11-265992

(43)公開日 平成11年(1999)9月28日

(51) Int.Cl.6

識別記号

FΙ

HO1L 27/108

(19) 日本国特許庁(JP)

H01L 27/10

681A

21/8242

301D

21/28

301

審査請求 未請求 請求項の数17 OL (全 7 頁)

(21)出願番号

特願平11-10404

(22)出願日

平成11年(1999) 1月19日

(31) 優先推主張番号 09/010081

(32)優先日

1998年1月21日

(33)優先權主張国 米国(US)

(71)出題人 390039413

21/28

シーメンス アクチエンゲゼルシヤフト

SIEMENS AKTIENGESEL

LSCHAFT

ドイツ連邦共和国 D-80333 ミュンヘ

ン ヴィッテルスパッハープラッツ 2

(71)出額人 594145404

þ

インターナショナル ビジネス マシーン

ズ コーポレーション

アメリカ合衆国ニューヨーク州 10504

ニューヨーク アーモンク オールド オ

ーチャード ロード (番地なし)

(74)代理人 弁理士 矢野 敏雄 (外2名)


最終頁に続く


# (54) 【発明の名称】 ダイナミックランダムアクセスメモリの形成方法


## (57)【要約】

【課題】 減少したシート抵抗を有する確実なポリサイ ドゲートを提供する。

【解決手段】 ポリと金属シリコン化物層との間の金属 の豊富な境界面の減少は、金属シリコン化物層にその場 でドーピングすることによって達成される。







【特許請求の範囲】

【請求項1】 ダイナミックランダムアクセスメモリ (DRAM) の形成方法において、

1

基板上に酸化物の層を形成させ、

酸化物層上にポリシリコン(ポリ)の層を形成させ、か つポリ層上に金属シリコン化物の層を堆積させ、ポリと 金属シリコン化物の層との間の金属の豊富な境界面を減 少するようにドーパントによって金属シリコン化物層を 現場でドーピングし、かつゲートを形成するように酸化 物、ポリ及び金属シリコン化物の層をパターニングする 10 ことを特徴とする、ポリサイドゲートを有するトランジ スタを含むダイナミックランダムアクセスメモリの形成 方法。

【請求項2】 ポリサイドゲートを含むトランジスタに おいて、

ゲート酸化物層、

ポリ層及び現場でドーピングされた金属シリコン化物を 含み、金属シリコン化物層におけるドーパントが、ポリ と金属シリコン化物層との間の金属の豊富な境界面を減 少することを特徴とする、ポリサイドゲートを含むトラ 20

【請求項3】 半導体デバイスの製造方法において、 基板上にポリシリコン層を形成させ、かつポリ層上に金 属シリコン化物の層を堆積させ、ポリと金属シリコン化 物の層との間の金属の豊富な境界面を現場で減少するよ うにドーパントによって金属シリコン化物層をドーピン グすることを特徴とする、半導体デバイスの製造方法。

【請求項4】 ドーパントを、n-タイプドーパント又 はp-タイプドーパントからなるグループから選択す る、請求項3に記載の方法。

【請求項5】 n-タイプドーパントを、ひ素又はりん からなるグループから選択し、かつpータイプドーパン トが、ほう素からなる、請求項4に記載の方法。

【請求項6】 ポリ層がドーパントを含む、請求項5に 記載の方法。

【請求項7】 ポリ層におけるドーパントが、金属シリ コン化物層と同じドーパントタイプのものである、請求 項6 に記載の方法。

【請求項8】 金属シリコン化物とポリ層が、n-タイ ブのドーパントを含む、請求項7に記載の方法。

【請求項9】 n-タイプのドーパントが、りんからな る、請求項8に記載の方法。

【請求項10】 金属シリコン化物層におけるドーパン トの濃度が、ほぼ10<sup>19</sup>~5×10<sup>21</sup>である、請求項9 に記載の方法。

【請求項11】 ポリ層におけるドーパントの濃度が、 ほぼ1019~5×1021である、請求項10に記載の方

【請求項12】 金属シリコン化物を、タングステン、 モリブデン、タンタル、チタン及びコバルトからなるグ 50 クの高さを増加し、ゲートスタックの縦横比を増加す

ルーブから選択する、請求項11に記載の方法。

【請求項13】 金属シリコン化物がタングステンから なる、請求項12に記載の方法。

【請求項14】 金属シリコン化物を、化学蒸着法(C VD) によって堆積させる、請求項13に記載の方法。

【請求項15】 シリコン先駆物質、タングステン先駆 物質及びドーパント先駆物質を、CVDのために利用す る、請求項14に記載の方法。

【請求項16】 シリコン先駆物質を、SiH、、Si, H。又はSiH,Cl,からなるグループから選択し、タ ングステン先駆物質を、WF。、WC1。又はW[CO] 。からなるグループから選択し、かつりん先駆物質を、 PH,又はPOC1,からなるグループから選択する、請 求項15に記載の方法。

【請求項17】 金属シリコン化物を、ほぼ450~6 00℃の温度及びほぼ1~5トルの圧力において堆積さ せる、請求項16に記載の方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、一般的に半導体製 造に関し、かつさらに特定すれば、ポリシリコンーシリ サイドゲートを有するトランジスタに関する。

[0002]

【従来の技術】デバイスの製造において、絶縁層、半導 体及び導体層が基板上に形成される。該層は、機構及び スペースを製造するためにパターニングされる。形状及 びスペースは、トランジスタ、キャパシタ及び抵抗のよ うなデバイスを形成するようにパターニングされる。と れらのデバイスは、それから所望の電気的機能を達成す 30 るように相互接続され、集積回路(IC)を製造する。 【0003】シート抵抗を減少するために、金属酸化物 半導体(MOS)トランジスタは、ポリサイドゲートを 利用する。ポリサイドゲートは、多量にドーピングされ たポリシリコン (ポリ) 上におけるタングステンシリコ ン化物(WSix)のような金属シリコン化物からな る。典型的にはポリは、りん(P)によってドーピング される。ポリは、そのシート抵抗を低下させるために高 いドーパント濃度を含むべきである。

【0004】しかしながら多量にドーピングされたポリ 40 上における金属シリコン化物は、化学量論的な制御の問 題を提示し、これらの問題は、金属の豊富な境界面の形 で現われる。金属の豊富な境界面は、後続の熱処理に抗 しないので不所望である。その結果、境界面は酸化され る。酸化は表面の荒れを引起とし、かつある種の場合 に、シリコン化物膜の剥離を引起とす。従来金属の豊富 な境界面の不利な効果は、多量にドービングされたポリ と金属シリコン化物との間のポリの真性の(ドーピング されていない)層を提供することによって避けられる。 ドーピングされていないポリ層の追加は、ゲートスタッ

る。基本原則の減少は縦横比をさらに増加し、その結 果、プロセスの問題を生じる。さらに、ドーピングされ ていないポリ層の追加はゲート抵抗を増大し、これによ りデバイスパフォーマンスが増大する。金属の豊富な境 界面を避ける別の技術は、ポリのドーパント濃度を低下 することにある。典型的にはポリ層のP濃度は、10<sup>20</sup> 原子/cm<sup>1</sup>以下に維持するべきである。このような技 術もまた、ゲート抵抗を不所望に増加する。

### [0005]

【発明が解決しようとする課題】前記のことから、減少 10 したシート抵抗を有する確実なポリサイドゲートを提供 することが望まれる。

#### [0006]

【課題を解決するための手段】本発明は、減少した厚さ 及びさらに低いシート抵抗を有する確実なゲート導体の 形成に関する。一実施態様において、減少した厚さ及び さらに低いシート抵抗は、ドーピングされたポリ層上に 現場でドーピングされた金属シリコン化物層を堆積させ ることによって達成される。金属シリコン化物層におけ るドーパントは、金属の豊富な境界面に関連する問題を 20 減少する。このことにより、真性のキャップポリ層なし で又はポリがさらに低いドーパント濃度を有する必要な く、金属シリコン化物層を堆積させることができるよう になる。

# [0007]

【実施例】本発明は、減少したシート抵抗を有する確実 なポリサイドゲートに関する。本発明の議論を容易にす るために、メモリICに関連して説明する。しかしなが ら本発明は、それより著しく広く、かつ一般的に I C に 適用することができる。DRAMセルの説明を行なう。 【0008】図1によれば、トレンチキャパシタタイプ のDRAMセル100が示されている。このようなトレ ンチキャパシタDRAMセルは、例えばネスピット他(N esbit et al.), A 0.  $6 \mu m^2$  256Mb Tre nch DRAM CellWith Self-Al igned Buried Strap (BEST), IEDM93-627に記載されており、これは、あら ゆる目的のために引用によってここに組込まれる。トレ ンチキャパシタDRAMセルは、示されているが、本発 明は、このようなものに限定されていない。例えばスタ ックキャパシタDRAMセルも利用することができる。 典型的にはこのようなセルのアレイは、DRAM-IC を形成するために、ワード線及びビット線によって相互 接続されている。

【0009】実例としてDRAMセル100は、基板1 01中に形成されたトレンチキャパシタ160を含んで いる。トレンチは、典型的にはn-タイプのような第1 の導電性を有するドーパントによって多量にドーピング されたポリシリコン(ポリ)161によって満たされて いる。ドーピングされたポリは、"蓄積ノード(storage 50 こから絶縁されている。ワード線120は、DRAMセ

node)"と称するキャパシタの電極として使われる。選 択的に第1の導電性のドーパントによってドーピングさ れた埋込プレート165は、トレンチの下側の部分を囲 んでいる。埋込プレートは、キャパシタのもう1つの電 極として使われる。トレンチの上側の部分に、寄生漏れ を減少するカラー168がある。ノード誘電体163 は、キャパシタの2つのプレートを分離する。第1の導 電性のドーパントを含む埋込ウエル170は、アレイ内 におけるDRAMセルの埋込プレートを接続するために 設けられている。埋込ウエルの上に、p-タイプのよう な第2の導電性を有するドーパントを含むウエル173 がある。p-ウエルは、トランジスタ110の垂直漏れ を減少するために反対の導電性の接合部を形成するため に十分なドーパント濃度を含んでいる。

【0010】トランジスタは、ポリサイドゲートスタッ ク112を含んでいる。時には"ゲート導体"(GC) と称するゲートスタックは、DRAMアレイにおいてワ ード線として使われる。ワード線は、キャパシタに接続 されるので、"活性ワード線"と称する。図示したよう に、ゲートスタックは、ドーパントにより多量にドービ ングされたポリ層120を含む。一実施態様において、 ポリ層120は、Pドーパントによって多量にドーピン グされている。ほう素(B)又はひ素(As)の利用も 有用である。シート抵抗を低く維持するために、ポリの ドーパント濃度は、十分に高くする。多量にドービング されたポリ120の上に、真性ポリ層121及び金属シ リコン化物層122が設けられている。真性ポリ層は、 シリコン化物と多量にドービングされたポリ層との間の 金属の豊富な境界面を避けるためにバッファ層として使 われる。ドーパントは、後続の熱処理の間に多量にドー ピングされたポリ層から真性ポリ層へ拡散するが、ポリ は、金属シリコン化物層を初期に堆積する間に、真性で ある。金属シリコン化物層の上に、例えばエッチング停 止層として使われる窒化物層がある。

【0011】ゲートに隣接して、多量にドーピングされ た拡散領域113及び114が設けられている。拡散領 域は、ポリ層と同じであり、かつウエル173のものと 反対の導電性を有するドーパントを含んでいる。拡散領 域は、例えばnータイプドーパントによって多量にドー ピングされている。電流流通の方向に依存して、拡散領 域113及び114は、それぞれ"ドレイン"又は"ソ ース"と称する。ここにおいて用いる場合、用語"ドレ イン"及び"ソース"は、互いに交換可能である。トラ ンジスタとキャバシタとの間の接続は、"ノード拡散" と称する拡散領域125を介して達成される。

【0012】DRAMセルをその他のセル又はデバイス から絶縁するために、浅いトレンチ絶縁体(STI)1 80が設けられている。図示したように、ワード線12 0は、トレンチ上方に形成され、かつSTI によってと

10

ルに電気的に連結されていないので、"バッシングワード線(passing wordline)"と称する。このような構成は、折り返しビット線アーキテクチャ(folded bitline architechture)と称する。開放及び開放-折返しを含むその他の構成も有用である。

【0013】ワード線上にレベル間誘電体層189が形成されている。ビット線をなす導体層は、レベル間誘電体層の上に形成される。ビット線接触開口部186は、ソース113をビット線190に接触させるために、レベル間誘電体層に設けられている。

【0014】前に議論したように、多量にドービングされたボリとシリコン化物層との間のボリバッファ層の利用は、ゲートスタックの厚さを増加する。この増加した厚さは、さらに高い縦横比の機構を製造し、プロセスの困難を生じるので、不所望である。

【0015】図2a~cは、本発明によるポリサイドゲートスタックの形成のプロセスを示している。図2aによれば、ICの一部を表わす基板の横断面が示されている。とのようなICは、例えばランダムアクセスメモリ(RAM)、ダイナミックRAM(DRAM)、シンク 20ロナスDRAM(SDRAM)、スタティックRAM(SRAM)及び読み出し専用メモリ(ROM)を含むメモリICである。ICは、プログラミング可能な論理アレイ(PLA)、アプリケーション固有のIC(ASIC)、埋め込まれたDRAMー論理IC(埋め込まれたDRAM)又はその他の任意の論理デバイスのような論理デバイスであってもよい。

【0016】典型的には多数のICが、シリコンウエハのような半導体基板上に並列に製造される。プロセスの後で、ICを複数の個別のチップに分離するためにウエ 30 ハを裁断する。次いでチップを、例えばコンピュータシステム、コピー機、プリンタ及びファクシミリシステムを含む事務機器、セルラフォン、パーソナルデジタルアシスタント(PDA)、及びその他の電子製品のような消費者製品で利用するために、最終製品になるようにパッケージングされる。

【0017】基板201は、例えばシリコンウエハである。シリコンオンインシュレータ(SOI)、シリコンオンサファイヤ(SOS)、ガリウム、ガリウムひ素及びIII-V族化合物のようなその他の基板も有用である。一実施態様において、基板は、第1の導電性を有するドーパントによってわずかにドーピングされている。図示したような基板は、その他のデバイス層デバイス機構を含んでいないが、ここにおいて利用する場合、用語"基板"は、この上に1つ又は複数のデバイス層及びデバイス機構を有する基板を含んでいてもよい。一実施態様において、基板は、Bのようなp-タイプのドーパント(p-)によってわずかにドーピングされている。Bの濃度は、ほぼ1.5×101。原子/cm3である。

【0018】基板は、例えばここに形成された複数のト

6

レンチキャパシタ(図示せず)を含んでいる。トレンチキャパシタは、例えば図1に示されたようなものである。一実施態様において、トレンチキャパシタは、nーチャネルDRAMセルのための蓄積キャパシタとして使われる。埋込nーウエルは、キャパシタの埋込nータイププレートを一緒に接続するために設けられている。pーウエルは、nーチャネルDRAMアクセストランジスタのために設けられている。pーウエルの濃度は、ほぼ5×10<sup>17</sup>~8×10<sup>17</sup> cm<sup>-3</sup>である。追加的にnータイプのウエルは、支援回路において利用されるもののようなpーチャネルトランジスタのために設けられている。別の拡散領域は、必要に応じて基板に設けることができる。

【0019】プロセスのこの点において、基板は、平坦 な表面210を含んでいる。表面上に犠牲酸化物層(図 示せず)が形成されている。犠牲酸化物層は、その後に 形成されるトランジスタのゲート閾値電圧(Vt)を調 節するために、イオン注入のためのスクリーン酸化物と して使われる。V t 調節注入は、例えばゲートのチャネ ル領域にドーバントを選択的に注入するために、通常の リソグラフ及びマスキング技術を利用する。このような 技術は、スクリーン酸化物層上におけるフォトレジスト 層の堆積、及び光源とマスクを用いたその選択的な露光 を含む。ポジティブレジストを利用するか又はネガティ ブのものを利用するかに依存して、レジスト層の露光さ れた又は露光されない部分が、その下の基板の領域を選 択的に露出するために、現像の間に除去される。次いで 所望のV t を達成するために、露出した領域にイオンを 注入する。

) 【0020】V t注入の後に、レジスト及びスクリーン酸化物層は、例えばウエットエッチングによって除去される。次いで薄い酸化物層220が、基板表面上に形成される。酸化物層は、ゲート酸化物として使われる。一実施態様では、ゲート酸化物層が熱酸化によって成長する。ゲート酸化物の厚さは、例えばほぼ6~10nmである。

【0021】ゲート酸化物上にボリ層230が堆積される。ボリ層は、例えば化学蒸着法(CVD)によって堆積される。その代わりに、アモルファスシリコン層をボリの代わりに利用してもよい。典型的にはボリ層は、その抵抗率を減少するためにドーパントを含んでいる。このようなドーパントは、例えばりん(P)、ひ素(As)又はほう素(B)を含む。ボリ層は、その形成の間に又はその後にドーピングすることができる。CVDプロセスの間のドーパントの組み込みは、現場でのドーピングとして周知である。

【0022】一実施態様において、ポリ層は、Pドーパントによってドーピングされている。ポリは、現場でドーピングされる。Pドーパントの濃度は、ほぼ $10^{19}$ ~ $505\times10^{21}$ 原子/ $cm^3$ 、有利にはほぼ $10^{29}$ ~ $10^{21}$ 

8

原子/cm³、かつさらに有利にはほぼ5×10³°である。ポリは、シリコン先駆物質としてSiH.及びPドーパント源としてPH,を使用して、例えばほぼ600~650℃の温度及びほぼ100~180トルの圧力で、CVD反応器内において堆積される。ドービングされたポリの厚さは、ほぼ10~200nm、有利にはほぼ40~150nm、かつさらに有利にはほぼ50~100nmである。もちろん実際の厚さは、種々の要因に依存して変化することがある。例えば最小の厚さは、作業機能の目的のために必要であり、かつこれは、設計の10要求に依存している。この最小の厚さは、ある種の場合において、ほぼ10nmであってもよい。

【0023】図2bによれば、ポリ層230の上に金属 シリコン化物層240が堆積されている。金属シリコン 化物は、例えばタングステンシリコン化物(WS ix)、モリブデンシリコン化物(MoSix)、タンタ ルシリコン化物 (TaSi\*)、チタンシリコン化物 (TiSix)、コバルトシリコン化物(CoSix)又 はその他の金属シリコン化物を含む。一実施態様によれ は、金属シリコン化物は、p-又はn-タイプいずれか のドーパントを含む。このようなドーパントは、例えば P、As又はBを含む。適用できるならば、ドーパント のタイプは、ドーピングされたポリ層230と同じであ る。金属シリコン化物層の典型的な濃度は、ほぼ1019 ~5×10<sup>11</sup>原子/cm<sup>3</sup>、有利にはほぼ10<sup>10</sup>~10 \*1原子/cm³、かつさらに有利にはほぼ5×10²⁰原 子/cm<sup>1</sup>である。金属シリコン化物の現場でのドービ ングは、そのアモルファス状態において堆積される傾向 を潜在的に増加する。そのアモルファス状態における金 属シリコン化物の堆積は、膜の粒子寸法を増加し、それ によりその抵抗を減少する。

【0024】現場でドーピングされた金属シリコン化物は、ドーピングされない金属シリコン化物膜を堆積するために利用された通常のCVD技術によって堆積される。ドーパント源は、堆積される膜のその場のドーピングを提供するために、CVDプロセスに含まれる。

【0025】一実施態様において、ドーピングされた金属シリコン化物層は、PドーピングされたWSixを含む。WSixは、その場でドーピングされる。Pドーパントの濃度は、ほぼ $10^{19}\sim5\times10^{21}$ 原子/cm³、有利にはほぼ $10^{29}\sim10^{21}$ 原子/cm³、かつさらに有利にはほぼ $5\times10^{29}$ 原子/cm³である。ドーピングされた金属シリコン化物の厚さは、ほぼ $50\sim200$ nm、有利にはほぼ80nmである。もちろん実際の厚さは、設計及びパラメータに依存して変化することができる。

【0026】通常のW、Si及びドーパント先駆物質は、ドーピングされたWSi<sub>x</sub>膜を形成するために利用される。通常のSi先駆物質は、例えばシラン(SiH)、ジシラン(SiH)、フはジクロロシラン(Si

H<sub>1</sub>C 1<sub>1</sub>)を含み、W先駆物質は、タングステンへキサフルオライド(WF<sub>6</sub>)、タングステンへキサクロライド(WC 1<sub>6</sub>)又はタングステンへキサカルボニル(W[CO]<sub>6</sub>)を含む。ホスフィン(PH<sub>3</sub>又はPOC 1<sub>4</sub>)は、例えばPドーパント源を提供するために利用される。一実施態様において、PH<sub>3</sub>は、PドービングされたWSi<sub>4</sub>膜を形成するためにWF<sub>6</sub>及びSiH<sub>4</sub>に加えられる。先駆物質は、サンタクララ(Santa Clara)、CA在、アプライドマテリアル(Applied Materials)によって製造されたセンチュラ(Centura)CVD反応器のようなCVD反応器に導入される。CVDプロセスのための典型的な温度及び圧力は、それぞれほぼ450~600℃及びほぼ1~5トルである。有利には温度は、ほぼ550℃であり、かつ圧力は、ほぼ1.5トルである。

【0027】堆積の間の金属シリコン化物膜へのドーバントの添加は、金属の豊富な境界面の形成を減少する。金属の豊富な境界面の減少に関する機構は明らかではないが、ドーバントは、金属反応の効率を増強することが信じられている。例えばWF。反応の効率が増強される。ドーバントは、堆積プロセスにおいて組込まれるので、WF。反応の効率は、堆積プロセスを通して増強される。それ故にWは、WSi、膜を通して比較的均一に分配され、金属の豊富な境界面を回避する。

[0028] 金属の豊富な境界面なしに多量にドーピングされた層上に金属シリコン化物膜を堆積する能力は、 真性キャップポリ層なしに多量にドーピングされた層上 に金属シリコン化物膜を堆積することを可能にする。このことは、さらに小さな縦横比を有するゲートスタック を製造する場合に、さらに小さな基本原則によってとく に有利である。さらに小さな抵抗も達成され、デバイス の特性を増大する。

【0029】ドーピングされたシリコン化物層を利用するので、ボリ層もドーピングしないでよい。ドーピングされていないアモルファスシリコンは、ボリの代わりに利用することができる。ドーピングされていないボリ又はアモルファスシリコンの厚さは、例えば20~50nmであることができる。

【0030】後続のプロセスの間に熱にさらすことは、 40 金属シリコン化物及びボリ層内へのドーパントの拡散を 引起こす。選択的に層内にドーパントを拡散させるため に、焼きなましが行なわれる。焼きなましは、膜の特性 を増強又は最適化するように選定されている。焼きなま しは、例えばほぼ大気圧においてほぼ1000℃の温度 で行なわれる。焼きなましの環境は、例えば酸素

(O<sub>2</sub>)、アルゴン(Ar)又は窒素(N<sub>2</sub>)を含んでいる。ボリ層が、シリコン化物層のものより低いドーパント濃度を含む場合、焼きなましは、ボリ層におけるドーパントのドーパント濃度を増加する。ドーパント源として使われるドービングされたシリコン化物層を設けるこ

とによって、金属の豊富な境界面を引起こすものよりも低いドーパント濃度でポリ層を形成することができる。したがってゲートスタックのポリ層は、金属の豊富な境界面を避けるためにその厚さを増加することなく、さらに高いドーパント濃度を含むことができる。その結果、低いシート抵抗を有する確実なゲートスタックが設けられる。

【0031】金属シリコン化物層の上に、後続のプロセスのためのエッチング停止層が形成される。エッチング停止層は、例えばシリコン窒化物からなる。

【0032】図2cによれば、ゲートスタック層は、ゲート導体280を形成するためにバターニングされる。ゲート導体のバターニングは、通常のリソグラフ及びエッチング技術を利用して達成される。とのような技術は、レジスト層の堆積、及び露光源とマスクによるレジスト層の選択的な露光を含む。レジストの一部は、保護されないゲートスタックの部分を残すために、現像の後に除去される。ゲートスタックの保護されない部分は、例えば反応イオンエッチング(RIE)によって除去される。

【0033】スペーサ(図示せず)は、ゲート導体の側壁に選択的に形成することができる。スペーサ形成の後に、トランジスタのゲートに隣接する拡散領域を形成するために、ドーパントが注入される。スペーサは、重なる容量を減少する拡散領域の下側重なり拡散を定義する。

【0034】窒化物層288は、基板の表面上に堆積され、移動イオン障壁のために使われ、かつ境界のないビ\*

\*ット線接触を形成するためにエッチング停止として使われる。誘電体層290は、導体層293とゲート導体との間に絶縁体を提供するために、デバイス構造の上に形成される。誘電体層は、不純物、湿気及び掻き傷からデバイス構造を絶縁するために保護層としても使われる。誘電体層は、例えばりんけい酸ガラス(PSG)又はほう素りんけい酸ガラス(BPSG)のようなりんドーピングされた二酸化シリコンを含む。

【0035】接点291は、誘電体層内に形成され、導 10 体層とその下にある導体領域285との間の相互接続を 形成する。導体層は、例えばDRAMチップのビット線 をなしている。

【0036】種々の実施例を引用して本発明を図示しかつ説明したが、その権利範囲から外れるととなく、本発明に変更及び変形を行なうことができることは、当該技術分野の専門家にとって明らかであろう。それ故に本発明の権利範囲は、前記の説明を参照してではなく、その等価物の全権利範囲とともに添付の特許請求の範囲を参照して判定すべきものである。

#### 20 【図面の簡単な説明】


【図1】実例のDRAMセルを示す図である。

【図2】ボリサイドゲートスタックを形成するための、 本発明の実施例を示す図である。


#### 【符号の説明】

 201 基板、 220 酸化物層、 230 ポリ層、 240 金属シリコン化物層、 280 ゲート導体、 285 導体領域、 288 窒化物層、 290 誘電体層、 291 接点、 293 導体層

【図1】



【図2】



フロントページの続き

(72)発明者 マティアス イルク アメリカ合衆国 ヴァージニア リッチモ ンド ノース ミュルベリー ストリート 4 (72)発明者 ジョナサン ファルターマイヤー アメリカ合衆国 ニューヨーク フィッシュキル マウンテン ヴュー クノールズ ドライヴ 1 アパートメント シー

(72)発明者 ラディカ スリニヴァサン アメリカ合衆国 ニュージャージー マー ワー デヴィッドソン コート 18